市川 周一（いちかわ しゅういち）
| 所属 | 電気・電子情報工学系 |
|---|---|
| 職名 | 教授 |
| 専門分野 | 計算機科学 / 計算機アーキテクチャ / 並列処理 |
| 学位 | 理学博士（東京大学） |
| 所属学会 | IEEE / ACM / 電気学会 / 電子情報通信学会 / 情報処理学会 |
| ichikawa@ ※アドレスの末尾に「tut.jp」を補完してください |
|
| 研究室web | http://www.ccs.ee.tut.ac.jp/ |
| 研究者情報（researchmap） | 研究者情報 |
研究テーマ（シーズ1）
制御プログラムのハードウェア化
| 研究の技術分野 | 高速化，高秘匿性，専用回路技術 |
|---|---|
| 研究の段階・状況 | 試作済，共同研究中 |
| キーワード | FPGA，組込みシステム，PLC，シーケンス制御 |
| 提案者 | 市川 周一 |
| 連絡先 | ichikawa@tut.jp |
Programmable Logic Controller (PLC)の命令列をハードウェア記述言語(VHDL)に変換するツールを作成した.FPGAを用いてPLCプログラムを論理回路化することにより,PLCの利点である柔軟性を保ったまま,制御論理の速度と秘匿性の向上を図ることができる.本研究では,三菱電機FX2N PLCの命令列をVHDLに変換し,Altera StratixII FPGA上に実装して評価した.開発中の整列巻取機のPLCプログラムについて幾つかの設計を比較評価した結果,Sequential Design(SD)ではPLCと比較して約1800倍,Flat Design (FD)ではSDの5.6倍(PLCの約10000倍)の高速化が得られた.論理規模はSDが3554ALUT,FDが2643ALUTで,現行FPGAの容量と比較して充分小さい.
基本となる特許・解説記事・研究論文等
Shuichi Ichikawa, Masanori Akinaka, Hisashi Hata, Ryo Ikeda, Hiroshi Yamamoto: "An FPGA implementation of hard-wired sequence control system based on PLC software, IEEJ Transactions on Electrical and Electronic Engineering, Vol. 6, No. 4, pp. 367--375 (2011).
Shuichi Ichikawa, Masanori Akinaka, Ryo Ikeda, Hiroshi Yamamoto: "Converting PLC instruction sequence into logic circuit: A preliminary study, Proceedings of 2006 IEEE International Symposium on Industrial Electronics (ISIE '06), pp. 2930--2935 (2006).