佐藤 幸紀（さとう ゆきのり）
| 所属 | 情報・知能工学系 |
|---|---|
| 兼務 | 情報メディア基盤センター |
| 職名 | 准教授 |
| 専門分野 | 計算機アーキテクチャ、高性能計算機システム、ソフトウェア性能工学 |
| 学位 | 博士（東北大学） |
| 所属学会 | IEEE、ACM、電気情報通信学会、情報処理学会、自動チューニング研究会 |
| yukinori@cs ※アドレスの末尾に「.tut.ac.jp」を補完してください |
|
| 研究室web | http://www.perf.cs.tut.ac.jp/ |
| 研究者情報（researchmap） | 研究者情報 |
研究紹介
近年の人工知能技術の中核をなす深層学習処理においても現状のCPU/GPU技術だけでは性能がまだまだ足りないことにもみられるように、今後期待される人工知能社会を実現する上で計算機の性能不足問題は大きな課題となっていると同時に、高性能で高効率な計算機システムを実現する技術は自動運転や知的ロボットなどの新しい応用に向けて鍵（Enabler）となる技術として高い期待を集めています。このような背景において、性能不足の問題を解決する糸口はソフトウェアのメモリ参照局所性を的確にハードウェアの特性にカスタマイズすることとの着想の下、高性能計算、プログラミング、ソフトウェア、アーキテクチャ、ハードウェア設計といった関連分野の英知を結集し、(1)メモリシステムを中心としたカスタム化やコデザイン、(2)システムレベルでの性能品質の科学的モデリング、(3)数理最適化や深層学習によるカスタマイズの自動化についての研究を行い、人工知能特化型の計算機システムの開発や計算機数理科学分野の命題である未来のコンピュータの処理原理の探求を目指します。
テーマ1：メモリサブシステムを中心としたカスタム化やコデザイン
概要
近い未来に実用化されると予想されている新しいメモリデバイス技術を活用することは長年問題であったメモリサブシステムの容量と参照速度のバランスを改善する突破口として期待されている反面、メモリサブシステムの階層化が益々進行し、メモリ階層構造の深化や複雑化が顕著になることが予想されている。このような技術展望の下、アプリケーション特化型システムの設計においてメモリ参照特性を中心としてソフトウェアレベルのコード変換技術とハードウェアのカスタマイズ技術の双方を融合させ、システムの高性能化および高効率化を目指します。
主な業績
Yukinori Sato, Tomoya Yuki, and Toshio Endo. ExanaDBT: A Dynamic Compilation System for Transparent Polyhedral Optimizations at Runtime. In Proceedings of ACM International Conference on Computing Frontiers 2017 (CF’17), May 15-17, 2017, 10 pages. DOI: 10.1145/3075564.3077627
Yukinori Sato, Yasushi Inoguchi, Wayne Luk and Tadao Nakamura. Evaluating Reconfigurable Dataflow Computing Using the Himeno Benchmark. In Proceedings of 2012 International Conference on ReConFigurable Computing and FPGAs (ReConFig 2012)，pp.1-7，December 2012. (DOI:10.1109/ReConFig.2012.6416746)
キーワード
テーマ2：システムレベルでの性能品質の科学的モデリング
概要
ソフトウェア実行性能とシステムの理論限界性能の差を分析し、実システムに向けての性能モデルの構築やアプリケーション特化型の高位最適化技術へ展開することを試みます。実行性能の分析は我々のグループで開発してきたExanaツール群において実装されている実行バイナリコードを走らせる際に性能に関する指標を観測するプロファイリング技術や特定の性能に関するイベントをトレースする技術をベースに、機械学習や深層学習を活用して性能モデルを高度化し、システム性能の最適化に活用していくことを目指します。
主な業績
Yukinori Sato and Toshio Endo. An Accurate Simulator of Cache-line Conflicts to Exploit the Underlying Cache Performance. Proceedings of the 22nd International European Conference on Parallel and Distributed Computing, Euro-Par 2017, pp. 119-133. DOI: 10.1007/978-3-319-64203-1_9
Yukinori Sato, Yasushi Inoguchi, Tadao Nakamura. Identifying Program Loop Nesting Structures during Execution of Machine Code. IEICE Transaction on Information and Systems, Vol.E97-D, No.9, pp.2371-2385, Sep. 2014. DOI:10.1587/transinf.2013EDP7455
キーワード
テーマ3：数理最適化や深層学習によるカスタマイズの自動化
概要
アプリの特性とメモリ階層やデバイスの特性のインターフェースを取る高位最適化を自動／半自動で実施するソフトウェア基盤を開発し、人工知能向け「メモリ主導型カスタム計算機の自動設計」を試みます。広大な設計空間から最良の構成を探索するための数理最適化や近年急速に技術開発が進む深層学習による解の推論技術を活用し、職人技の自動化を目指します。
主な業績
Tomoya Yuki, Yukinori Sato, and Toshio Endo. Evaluating Autotuning Heuristics for Loop Tiling. International Conference on High Performance Computing in Asia-Pacific Region (HPC Asia), January, 2018. 2 pages.
キーワード
担当授業科目名(科目コード)
計算機アーキテクチャ (B13621020)
ソフトウェア設計論 (B13630210)
計算機システム特論II (M23621110) / 計算機システム工学特論II (D33030250)
Advanced Computer Architecture (M43630450) / Advanced Computer Architecture and Systems (D53030350)
その他（受賞、学会役員等）
学会役員等：
電子情報通信学会 リコンフィギャラブルシステム研究会 専門委員 2015年5月～現在、再生可能集積システム時限研究会 委員 2016年10月～現在
情報処理学会 ACS論文誌編集委員 2013年度～2016年度、システム・アーキテクチャ研究会 運営委員 2014年4月～2018年3月 (2015年4月に計算機アーキテクチャ研究会から改称)、ハイパフォーマンスコンピューティング研究会 運営委員 2007年4月 ～ 2011年3月
サイエンティフィック・システム研究会 マルチコアクラスタ性能WG推進委員，2011.4～2013.5
文部科学省 科学技術・学術政策研究所 科学技術予測センター 科学技術専門家ネットワーク 専門調査員 2013年～現在
IEICE Transactions on Information and Systems. Associate Editor (2016年6月～現在)、 Special Section on Reconfigurable Systems. Guest Editor. (February 2018 Issue)、Special Section on Parallel and Distributed Computing and Networking. Guest Associate Editor. (December 2017 Issue, and December 2018 Issue)
IEICE Transactions on Electronics. Special Section on “Low-Power and High-Speed Chips”, Guest Associate Editor. (July 2015 Issue, and Aug 2016 Issue)
組織委員として携わった学術会議：
Annual Meeting on Advanced Computing System and Infrastructure, ACSI (2016: プログラム副委員長(ACS論文誌連携))
International Workshop on Highly Efficient Accelerators and Reconfigurable Technologies, HEART. 2012. PC co-chair.
ACM SIGPLAN International Workshop on Software Engineering for Parallel Systems, SEPS (2015-2017: Workshop Co-Organizers)
IEEE Symposium on Low-Power and High-Speed Chips, COOL Chips (2016-2017: Registration Co-Chair, 2010-2015: Web manager)
International Symposium on Highly Efficient Accelerators and Reconfigurable Technologies, HEART (2014: Finance chair)
International Conference on Field-Programmable Technology, ICFPT (2013: Web chair)