

平成6年2月28日

審査委員長 中川聖一



論文審査及び最終試験の結果報告書

このことについて、下記の結果を得ましたので報告いたします。

記

学位申請者	木下 貴史	学籍番号	第 873414 号
申請学位	博士(工学)	専攻名	システム情報工学
論文題目	ハードウェアの代数的仕様記述に基づくマイクロプログラムの自動合成		
公開審査会の日	平成6年2月23日		
論文審査の期間	平成6年1月27日～平成6年2月28日	論文審査の結果	合格
最終試験の日	平成6年2月23日	最終試験の結果	合格
論文内容の要旨	<p>本論文では、要求された計算を与えられたハードウェアによって実行するためのハードウェア制御手順を自動合成する手続きを提案している。まず第1章では、背景と問題の定式化について述べている。第2章では、第3章以下の議論で必要となる定義と記法を示している。第3章と第4章では、2種類のマイクロプログラムの合成手続きについて述べている。最後に第5章では、結論を示し今後の課題について述べている。</p> <p>本論文で提案する手続きは、初期状態にあるハードウェアにマイクロ操作を非決定的に適用し、所望の計算が実現できるかどうかを判定する探索手続きであるが、ハードウェアによる計算の実現可能性と方程式の可解性との間の対応関係を利用して探索空間の枝刈りを効率良く行うことができる。本論文で提案する手続きは、(1)方程式の可解性判定を用いて枝刈りを行う手続き(第3章)と、(2)方程式の解を利用したサブゴール生成に基づく手続き(第4章)の2種類である。(1)は方程式の可解性に対する決定手続きが知られている場合に、(2)は方程式の解を枚挙する手続きが知られている場合にそれぞれ利用可能である。本論文では、これらの利用条件のもとで、ALU、バーレルシフタおよびレジスタ・ファイルなどのデータバス系の構成要素の代数的仕様が規定でき、上記の手続きが適用可能であることを示している。また、逐次化問題の例を与えて枝刈りの効果を調べ、本手続きにおいて枝刈りの効果は大きく、枝刈りを行わない場合に比べて実行効率の点で極めて優位であることを確認している。</p>		
審査結果の要旨	<p>従来ハードウェアの制御手順の設計はほとんどが人手によって行われて来た。しかし半導体集積回路技術の発達に伴いVLSIの集成度が年々向上しているため、人手での設計および検証が困難になりつつある。その結果、ハードウェアの制御手順の自動合成に対する要求が高まっている。本論文はこの問題に対して、代数的仕様記述に基づく形式的(formal)な方法を提案している。本論文で示された結果は、これまでのこの分野での研究結果と比較して次の点で優れている。</p> <p>(1) 従来の制御アルゴリズム合成の枠組みでは無視されていた、あるいは発見的な手法でのみ扱われていた、演算の代数的性質を系統的・効率的に扱える事を示した。</p> <p>(2) ハードウェアによる計算の実現可能性と方程式の可解性との間の対応関係を利用して枝刈りが行える事を示した。なお本論文では、探索方式の異なる2つの合成手続き(意味単一化可能性検査を用いた探索手続き、およびサブゴールの生成に基づく探索手続き)を提案している。</p> <p>(3) 探索方式の異なるこれら2つの合成手続きの適用可能範囲の違いを明らかにするとともに、これらの手続きが同一の枝刈り能力を有することを示した。</p> <p>以上の理由により、本論文は博士(工学)の学位論文に相当すると判定した。</p>		
審査委員	中川聖一 今井正治	阪田省二郎 印	田所嘉昭 印

(注) 論文審査の結果及び最終試験の結果は「合格」又は「不合格」の評語で記入すること。